



TP1 – Full adder

Pour rappel, l'architecture RTL d'un full adder est la suivante :



1. Ecrivez sous forme d'équation logique le schéma du full adder.



$$\begin{aligned} X &= A \text{ XOR } B \\ S &= X \text{ XOR } Cin \\ S &= A \text{ XOR } B \text{ XOR } Cin \end{aligned}$$

$$S = A \oplus B \oplus Cin$$

$$Y1 = A \text{ AND } B$$

$$\begin{aligned} Y2 &= X \text{ AND } Cin \\ Y2 &= (A \text{ XOR } B) \text{ AND } Cin \end{aligned}$$

$$\begin{aligned} Cout &= Y1 + Y2 \\ Cout &= (A \text{ AND } B) + ((A \text{ XOR } B) \text{ AND } Cin) \end{aligned}$$

$$C_{out} = A \cdot B + (A \oplus B) \cdot C_{in}$$

2. Quelles sont les entrées et sorties du full adder ?

Il possède 3 entrées :

A : Le premier bit à additionner

B : Le deuxième bit à additionner

Cin : La retenue provenant de l'addition

Et les sorties :

S : la somme des bits

Cout : retenue transmise

3. Complétez le fichier full_adder.vhd pour décrire en VHDL le full adder.

Fait


4. Ouvrez Vivado et créez un projet

Fait

5. Complétez les commentaires dans le fichier de testbench testbench_full_adder.vhd


Fait

6. Sur Vivado, dans l'onglet « Sources », faites un clic droit sur « Simulation Sources » puis « Add Sources ».



7. Dans l'onglet « Flow Navigator », cliquez sur « Run Behavioral Simulation »


Sur le chronogramme, à l'aide du curseur vérifiez que les valeurs des sorties correspondent aux attentes que vous avez déterminé précédemment :




On observe bien que les signaux de sorties correspondent aux résultats attendus.

8. Modifiez le testbench pour ajouter des tests automatiques.
Fait

9. Dans l'onglet « Flow Navigator », cliquez « Run Synthesis » pour exécuter une synthèse de votre architecture.



10. Déroulez le menu « Synthesis » et cliquez sur « Schematic » pour ouvrir la schématique. Où sont les portes logiques de l'architecture ? Vous pouvez mettre en surbrillance les fils en cliquant dessus pour mieux suivre leur chemin.



Après synthèse, les portes logiques ne sont plus visibles car elles sont implémentées dans des LUT (LUT3) qui réalisent directement les fonctions combinatoires définies par le code VHDL.